# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-160611

(43)Date of publication of application: 12.06.2001

(51)Int.Cl.

H01L 25/00

H01L 23/12

(21)Application number: 11-341032

(71)Applicant: NEC CORP

(22)Date of filing:

30.11.1999


(72)Inventor: TAKAHASHI KAZUFUMI

## (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To enable a semiconductor integrated circuit to operate stably on high frequencies in a semiconductor integrated circuit device by a method wherein the semiconductor integrated circuit device is enhanced in performance for removing noises caused by a power supply wiring.

SOLUTION: A semiconductor integrated circuit device has such a structure in which a semiconductor integrated circuit chip 1 whose first surface 1A serves as an element forming surface and second surface 1B serves as a ground potential surface is mounted on a dielectric board 4 making its first surface 1A confront the surface of the board 4, a power supply is connected to power supply terminals provided on the first surface 1A through the intermediary of conductor patterns 5A and 5B provided in the surfaces of the dielectric board 4, and bypass capacitors 6A and 6B are connected between the conductor patterns 5A and 5B and the second surface 1B of the chip 1.



### **LEGAL STATUS**

[Date of request for examination]

10.10.2000

[Date of sending the examiner's decision of

04.03.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-160611 (P2001 - 160611A)

(43)公開日 平成13年6月12日(2001.6.12)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

HO1L 25/00

23/12

H01L 25/00

В

23/12

E

審查請求 有 請求項の数6 OL (全 7 頁)

(21)出願番号

(22)出廣日

特願平11-341032

平成11年11月30日(1999.11.30)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 髙橋 和史

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100099830


弁理士 西村 征生

## (54) 【発明の名称】 半導体集積回路装置

#### (57)【要約】

半導体集積回路装置において、電源配線に起 因する雑音に対する除去能力を向上させて、半導体集積 回路の高周波での動作を安定にする。

【解決手段】 開示される半導体集積回路装置は、第1 の面1Aが素子形成面であり第2の面1Bが接地電位面 である半導体集積回路チップ1を、第1の面1Aがその 表面と対向するように誘電体基板4に取り付け、誘電体 基板4の表面に設けられた導体パターン5A, 5Bを介 して半導体集積回路チップ1の第1の面1Aに設けられ た電源端子に電源を接続するとともに、導体パターン5 A, 5Bと半導体集積回路チップ1の第2の面1Bとの 間にバイパスコンデンサ6A,6Bを接続されている。



1

## 【特許請求の範囲】

【請求項1】 第1の面が素子形成面であり第2の面が接地電位面である半導体集積回路チップを、前記第1の面がその表面と対向するように誘電体基板に取り付け、該誘電体基板の表面に設けられた導体パターンを介して前記半導体集積回路チップの第1の面に設けられた電源端子に電源を接続するとともに、前記導体パターンと前記半導体集積回路チップの第2の面との間にバイパスコンデンサを接続したことを特徴とする半導体集積回路装置。

【請求項2】 前記バイパスコンデンサが、その一方の面を前記導体パターンに直接、接続され、他方の面を可撓性金属導体片を介して前記半導体集積回路チップの前記第2の面に接続されていることを特徴とする請求項1記載の半導体集積回路装置。

【請求項3】 第1の面が素子形成面であり第2の面が接地電位面である半導体集積回路チップを、前記第1の面がその表面と対向するように誘電体基板に取り付け、該誘電体基板の表面に設けられた第1の導体パターンを介して前記半導体集積回路チップの第1の面に設けられた第2の導体パターンを介して前記半導体集積回路チップの第2の面を接地電位に接続するとともに、前記第1の導体パターンと前記半導体集積回路チップの第2の面との間にバイパスコンデンサを接続したことを特徴とする半導体集積回路装置。

【請求項4】 前記バイパスコンデンサが、その一方の面を前記第1の導体パターンに直接、接続され、他方の面をそれぞれ可撓性金属導体片を介して前記半導体集積回路チップの前記第2の面及び前記第2の導体パターン 30に接続されていることを特徴とする請求項3記載の半導体集積回路装置。

【請求項5】 前記半導体集積回路チップが、前記誘電 体基板の表面に対してフリップチップ実装されているこ とを特徴とする請求項1乃至4のいずれか1に記載の半 導体集積回路装置。

【請求項6】 前記バイパスコンデンサが、誘電体板の上下に電極を設けてなるチップコンデンサであることを特徴とする請求項1乃至5のいずれか1に記載の半導体集積回路装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、誘電体基板上に フリップチップ実装された半導体集積回路チップに対す る電源配線からの雑音誘導を低減した、半導体集積回路 装置に関する。

### [0002]

る工法が一般に行われている。フリップチップ工法にお いては、半導体集積回路の端子となるパッドと、誘電体 基板上の導体パターンとの間に、球状又は円筒状の金属 製バンプを挿入して、この状態で、パッドとバンプ間、 及びバンプと導体パターン間をハンダ付けその他の方法 で接合することによって、電気的接続と機械的保持とを 行う。そして、フリップチップ実装した半導体集積回路 装置の電源端子と、回路の接地電位に相当する端子間に は、通常、バイパスコンデンサを接続して、電源配線に 10 基づく雑音発生を抑止する。この場合、バイパスコンデ ンサは、雑音抑止効果を充分に得るようにするために は、半導体集積回路の動作周波数が上昇するのに伴っ て、半導体集積回路チップに接近させて搭載することが 必要である。これは、使用周波数が高くなるにつれて、 導体上の波長が短くなるため、バイパスコンデンサと半 導体集積回路チップとを接続する配線上の各箇所におい て、雑音電位が異なるようになるので、配線の長さを無 視することができなくなるためである。

【0003】図3, 図4は、従来の半導体集積回路装置 の構成を例示するものであって、図3は断面図を示し、 図4は平面図を示している。なお、図3は図4のA-A 矢視時の断面を表したものである。以下、図3,図4を 参照して、この従来例の半導体集積回路装置とそのバイ パスコンデンサの実装方法を説明する。この従来例の半 導体集積回路装置は、誘電体基板14上に、半導体集積 回路チップ11をフリップチップ工法によって、接続, 固定した構造を有している。ただし図においては、フリ ップチップ接続の要部として、半導体集積回路チップ1 1のパッド12aA, 12cA, 12aB, 12cB と、パッド12 a A, 12 c Bにそれぞれ対応するバン プ13aA,13cBのみが示されている。パッド12 aA,12aBは、それぞれ半導体集積回路チップ11 の電源端子をなすものであり、パッド12cA、12c Bは、それぞれ半導体集積回路チップ11の接地電位端 子をなすものである。

【0004】これに対して、電源供給用の導体パターン15aAを介して、電源端子となるパッド12aAに電源を供給するが、この際、導体パターン15aAと中継用の導体パターン15bAとの間にバイパスコンデンりbAを接続し、導体パターン15bAからヴィア20bAを介して誘電体基板14の裏面導体21に接続し、さらに裏面導体21からヴィア20cAを介して接接し、さらに裏面導体21からヴィア20cAを介して接接地電位に相当する端子となるパッド12cAに接続することによって、電源端子となるパッド12cAに接続することには当する端子となるパッド12cAとを、高周波的に短絡する。また、同様に、で電源は各別の導体パターン15aBと中継用の導体パターン15bBとの間に

. .

バイパスコンデンサ16Bを接続し、導体パターン15bBからヴィア20bBを介して誘電体基板14の裏面 導体21に接続し、さらに裏面導体21からヴィア20cBを介して接地電位接続用の導体パターン15cBに接続し、導体パターン15cBが接地電位に相当する端子であるパッド12cBとを、高周波的に短絡する。

【0005】このように、図3,図4に示された半導体集積回路装置では、電源端子をバイパスコンデンサを介10して回路の接地電位に相当する端子に接続することによって、電源配線を介して侵入する高周波電圧を接地して、電源端子からの雑音誘導を防止することによって、半導体集積回路の高周波での動作安定を図っている。この際使用されるコンデンサは、通常、積層チップコンデンサであって、これを例えば図3に示すコンデンサ16Aのように、横向きにして両導体パターン15aA,15bA間にかけわたし、両端に設けられている電極17a,17bを、それぞれ導体パターン15aA,15bAにハンダ付けすることによって、電気的接続を行う方20法がとられている。

#### [0006]

【発明が解決しようとする課題】しかしながら、図3. 図4に示された従来技術の半導体集積回路装置における バイパスコンデンサの実装方法では、電源配線に起因す る雑音除去が必ずしも充分ではないという問題があっ た。一般に、半導体集積回路の動作周波数が上昇するの に伴って、電源端子と接地電位に相当する端子との間に 形成される帰路電流ループが短くなるようにしないと、 バイパスコンデンサによる雑音抑止効果が充分に得られ 30 なくなる。これは、使用周波数が高くなるにつれて、導 体上の波長が短くなるので、電流経路上の部位によって 電位が異なるようになるため、帰路電流ループの長さが 無視できなくなるからである。これに対して、図3、図 4に示された従来技術では、半導体集積回路チップ11 における雑音電圧除去のための、電源端子となるパッド から、接地電位に相当する端子となるパッドにいたる帰 路電流ループ18A, 18Bの経路は、コンデンサ16 Aの場合は、パッド12aA-導体パターン15aA-コンデンサ16A-導体パターン15bA-ヴィア20 b A - 裏面導体 2 1 - ヴィア 2 0 c A - 導体パターン 1 5 c A-パッド12 c Aであり、コンデンサ16 Bの場 合は、パッド12aB-導体パターン15aB-コンデ ンサ16B-導体パターン15bB-ヴィア20bB-裏面導体21-ヴィア20cB-導体パターン15cB ーパッド12cAであって、かなり長い。これは、両帰 路電流ループ18A, 18Bに、接地電位とされる裏面 導体21と、これを接続するためのヴィアを含んでいる ためである。この点は、バイパスコンデンサ16Aから 導体パターン15bA、ヴィア20bAを介して、直線 50

的に裏面導体21に接続される帰路電流ループ18Aの場合も、バイパスコンデンサ16Bから導体パターン15bBを介して迂回して、ヴィア20bBから裏面導体21に接続される帰路電流ループ18Bの場合も、同様である。

【0007】この発明は、上述の事情に鑑みてなされたものであって、半導体集積回路装置において、バイパスコンデンサを実装する際に、帰路電流ループに誘電体基板の裏面導体やヴィアが含まれないようにすることによって、電源配線に起因する雑音除去能力を向上させて、半導体集積回路の高周波での動作をより安定にすることが可能な、半導体集積回路装置を提供することを目的としている。

### [0008]

【課題を解決するための手段】上記課題を解決するため、請求項1記載の発明は、半導体集積回路装置に係り、第1の面が素子形成面であり第2の面が接地電位面である半導体集積回路チップを、上記第1の面がその表面と対向するように誘電体基板に取り付け、該誘電体基板の表面に設けられた導体パターンを介して上記半導体集積回路チップの第1の面に設けられた電源端子に電源を接続するとともに、上記導体パターンと上記半導体集積回路チップの第2の面との間にバイパスコンデンサを接続したことを特徴とする半導体集積回路装置。

【0009】また、請求項2記載の発明は、請求項1記載の半導体集積回路装置に係り、上記バイパスコンデンサが、その一方の面を上記導体パターンに直接、接続され、他方の面を可撓性金属導体片を介して上記半導体集積回路チップの上記第2の面に接続されていることを特徴としている。

【0010】また、請求項3記載の発明は、半導体集積 回路装置に係り、第1の面が素子形成面であり第2の面 が接地電位面である半導体集積回路チップを、上記第1 の面がその表面と対向するように誘電体基板に取り付 け、該誘電体基板の表面に設けられた第1の導体パター ンを介して上記半導体集積回路チップの第1の面に設け られた電源端子に電源を接続し、上記誘電体基板の表面 に設けられた第2の導体パターンを介して上記半導体集 積回路チップの第2の面を接地電位に接続するととも に、上記第1の導体パターンと上記半導体集積回路チップの第2の面との間にバイパスコンデンサを接続したこ とを特徴としている。

【0011】また、請求項4記載の発明は、請求項3記載の半導体集積回路装置に係り、上記バイパスコンデンサが、その一方の面を上記第1の導体パターンに直接、接続され、他方の面をそれぞれ可撓性金属導体片を介して上記半導体集積回路チップの上記第2の面及び上記第2の導体パターンに接続されていることを特徴としている。

【0012】また、請求項5記載の発明は、請求項1乃

5

至4のいずれか1に記載の半導体集積回路装置に係り、 上記半導体集積回路チップが、上記誘電体基板の表面に 対してフリップチップ実装されていることを特徴として いる。

【0013】また、請求項6記載の発明は、請求項1乃至5のいずれか1に記載の半導体集積回路装置に係り、 上記バイパスコンデンサが、誘電体板の上下に電極を設けてなるチップコンデンサであることを特徴としている。

#### [0014]

【作用】この発明の構成では、第1の面が素子形成面で あり第2の面が接地電位面である半導体集積回路チップ を、第1の面がその表面と対向するように誘電体基板に 取り付け、誘電体基板の表面に設けられた導体パターン を介して半導体集積回路チップの第1の面に設けられた 電源端子に電源を接続するとともに、導体パターンと半 導体集積回路チップの第2の面との間にバイパスコンデ ンサを接続したので、電源供給用の導体パターンと半導 体集積回路チップの接地電位面間を、バイパスコンデン サを介して最短距離で接続することができ、従って、電 源配線に起因する雑音除去能力を向上させて、半導体集 積回路の高周波での動作をより安定にすることが可能に なる。また、この発明の別の構成では、第1の面が素子 形成面であり第2の面が接地電位面である半導体集積回 路チップを、第1の面がその表面と対向するように誘電 体基板に取り付け、誘電体基板の表面に設けられた第1 の導体パターンを介して半導体集積回路チップの第1の 面に設けられた電源端子に電源を接続し、誘電体基板の 表面に設けられた第2の導体パターンを介して半導体集 積回路チップの第2の面を接地電位に接続するととも に、第1の導体パターンと半導体集積回路チップの第2 の面との間にバイパスコンデンサを接続したので、半導 体集積回路の電源端子に接続された電源供給用の第1の 導体パターンと、半導体集積回路チップの接地電位面、 及び接地用の第2の導体パターンとの間を、バイパスコ ンデンサを介して最短距離で接続することができ、従っ て、電源配線に起因する雑音除去能力をより向上させ て、半導体集積回路の高周波での動作をさらに安定にす ることが可能になる。

## [0015]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態について説明する。説明は、実施例を用い て具体的に行う。

#### ◇第1実施例

図1は、この発明の第1実施例である半導体集積回路装置の構成を示す断面図である。この例の半導体集積回路装置は、図1に示すように、誘電体基板4上に、半導体集積回路チップ1をフリップチップ工法によって、接続,固定した構造を有している点は、図3,図4に示された従来技術の場合と同様である。ただし図1において50

は、フリップチップ接続の要部として、半導体集積回路 チップ1のパッド2A, 2Aと、パッド2A, 2Bにそ れぞれ対応するバンプ3A、3Bのみが示されている。 パッド2A, 2Bは、それぞれ半導体集積回路チップ1 の電源端子をなすものである。半導体集積回路チップ1 の第1の面1Aは素子形成面であり、第2の面1Bは接 地電位面になっている。これに対して、電源供給用導体 パターン5Aを介して、電源端子となるパッド2Aに電 源を供給するが、この際、導体パターン5Aにバイパス 10 コンデンサ 6 Aの一方の電極 9 a Aを例えばハンダ付け によって接続し、バイパスコンデンサ6Aの他方の電極 9 b Aを、接地電位に相当する半導体集積回路チップ1 の第2の面1Bに、金属製のリボン7Aを介して接続す る。また、同様に、電源供給用導体パターン5 Bを介し て、電源端子となるパッド2Bに電源を供給するが、こ の際、導体パターン5Bにバイパスコンデンサ6Bの一 方の電極9aBを例えばハンダ付けによって接続し、バ イパスコンデンサ6 Bの他方の電極9 b Bを、接地電位 に相当する半導体集積回路チップ1の第2の面1Bに、 金属製のリボン7日を介して接続する。この場合に用い られるバイパスコンデンサ6A, 6Bとしては、例え ば、誘電体の小片の両端にそれぞれ電極を形成したチッ

【0016】半導体集積回路の品種によっては、回路の接地電位に相当する端子を、半導体集積回路チップ1の第2の面1Bと電気的に接続しているものがある。この種の半導体集積回路装置では、図1に示すような構成をとることによって、半導体集積回路チップ1における、例えば、電源端子となるパッド2Aと、接地電位に相当する半導体集積回路チップ1の第2の面1Bとの間の帰路電流ループ8は、図示のように、パッド2Aー導体パターン5Aーバイパスコンデンサ6Aーリボン7Aー半導体集積回路チップの第2の面1Bとなり、誘電体基板4の裏面導体を含むことなく、最短距離とすることができる。図示されない、電源端子となるパッド2Bと、接地電位に相当する半導体集積回路チップ1の第2の面1Bとの間の帰路電流ループも同様である。

プコンデンサを使用し、両電極が上下方向に向くように

配置して、上述のような接続を行う。

【0017】このように、この例の半導体集積回路装置によれば、半導体集積回路の電源端子に接続された電源供給用の導体パターンと半導体集積回路チップの接地電位面間を、バイパスコンデンサを介して最短距離で接続することができるので、電源配線に起因する雑音に対する除去能力を向上させて、半導体集積回路の高周波での動作をより安定にすることが可能になる。

### 【0018】◇第2実施例

図2は、この発明の第2実施例である半導体集積回路装置の構成を示す断面図である。この例の半導体集積回路装置は、図2に示すように、誘電体基板4上に、半導体集積回路チップ1をフリップチップ工法によって、接

続,固定した構造を有している点は、図3,図4に示さ れた従来技術の場合と同様である。これに対して、電源 供給用導体パターン5 a Aを介して、電源端子となるパ ッド2Aに電源を供給するが、この際、導体パターン5 a Aにバイパスコンデンサ6Aの一方の電極9aAを例 えばハンダ付けによって接続し、コンデンサ6Aの他方 の電極9 b A を、接地電位とされた半導体集積回路チッ プ1の第2の面1Bに、金属製のリボン7aAを介して 接続する点は、図1に示された第1実施例の場合と同様 であるが、誘電体基板4上に接地電位とされた接地用導 10 体パターン5 b A, 5 b Bを有し、バイパスコンデンサ 6 A, 6 Bの他方の電極 9 b A, 9 b B を、それぞれ金 属製のリボン7 b A, 7 b B を介して、誘電体基板4の 接地電位に接続された導体パターン5 b A, 5 b B に接 続するようにした点が大きく異なっている。この場合に 用いられるバイパスコンデンサ6A,6Bも図1に示さ れた第1実施例の場合と同様であるが、上方の電極9 b A, 9 b B には、それぞれ 2 本のリボン 7 a A. 7 b A と7aB, 7bBが接続される点が異なっている。

【0019】この例の場合、接地用導体パターン5bA,5bBを設けて、バイパスコンデンサ6A,6Bの他方の電極9bA,9bBを、それぞれ導体パターン5bA,5bBに接続したので、例えば、バイパスコンデンサ6Aの場合、帰路電流ループ8a,8bが形成される。図示されない、バイパスコンデンサ6Bによる帰路電流ループも同様である。従って、バイパスコンデンサ6A,6Bと、半導体集積回路チップ1の第2の面1B、及び誘電体基板4の接地電位となる部位(導体パターン5bA,5bB)との相互間の接続インピーダンスをさらに低減することができる。

【0020】このように、この例の半導体集積回路装置によれば、半導体集積回路の電源端子に接続された電源供給用の導体パターンと、半導体集積回路チップの接地電位面及び接地用の導体パターンとの間を、バイパスコンデンサを介して最短距離で接続することができるので、電源配線に起因する雑音に対する除去能力をより向上させて、半導体集積回路の高周波での動作をさらに安定にすることが可能になる。

【0021】以上、この発明の実施例を図面により詳述 してきたが、具体的な構成はこの実施例に限られたもの 40 ではなく、この発明の要旨を逸脱しない範囲の設計の変 更等があってもこの発明に含まれる。例えば、図2に示された第2実施例の半導体集積回路装置において、半導体集積回路チップ1を負電源で使用する場合であって、第2の面1B側を負電源電位とする場合には、導体パターン5aA,5aBを接地電位とし、導体パターン5bA,5bBを電源電位にする使用方法をとることもできる。

## [0022]

【発明の効果】以上説明したように、この発明の半導体集積回路装置によれば、半導体集積回路の電源端子に接続された電源供給用の導体パターンと、接地電位間を、誘電体基板の裏面導体を介することなく、直接、バイパスコンデンサを介して最短距離で接続することができるので、電源配線に起因する雑音を有効に除去して、半導体集積回路の高周波での動作を安定にすることができる。

#### 【図面の簡単な説明】

【図1】この発明の第1実施例である半導体集積回路装置の構成を示す断面図である。

【図2】この発明の第2実施例である半導体集積回路装置の構成を示す断面図である。

【図3】従来の半導体集積回路装置の構成を例示する断面図である。

【図4】従来の半導体集積回路装置の構成を例示する平面図である。

#### 【符号の説明】


9 a B, 9 b B

30


1 半導体集積回路チップ
1A 半導体集積回路チップ1の第1の面
1B 半導体集積回路チップ1の第2の面
2 A, 2 B パッド
3 A, 3 B バンプ
4 誘電体基板
5A, 5B, 5aA, 5bA, 5aB, 5bB 導
体パターン
6 A, 6 B
イパスコンデンサ・・
7A, 7B, 7aA, 7bA, 7aB, 7bB
ボン (可撓性金属導体片)
8,8a,8b 帰路電流ループ
9 a A, 9 b A バイパスコンデンサの一方の電極

バイパスコンデンサの一方の電極


【図1】



【図2】



【図3】



【図4】

